⑫ 日本 国特 許 庁(JP)

10 特許出願公開

☞ 公 開 特 許 公 報 (A)

昭63-252482

ு இInt,Cl. 4

の出 関 人

識別配号… 371 庁内整理番号

❷公開 昭和63年(1988)10月19日

H 01 L 29/78

7514-- 5F

審査請求 未請求 発明の数 1 (全6頁)

母発明の名称 不揮発性半導体記憶装置

②特 期 昭62-88257

❷出 顧 昭62(1987)4月9日

**@ 発明者 岩佐 昇一** 

日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

②代理 人 并理士 内原 晋

#### 男 細 青

## 1. 発明の名称 不揮另性半導体記律異量

#### 2. 特許請求の範囲

関化タンタル関節から酸化シリコン酸で挟んだ 三層絶縁度を将激が一トと制御が一ト間のゲート 絶縁限として有する浮遊が一トートンネル酸化模 製トラングスタを含むメモリモルを個名でなると とを特徴とする不知発性学導体配置装置。

## 3. 発明の詳細な説明

### ( 金巣上の利用分野 )

本発明は、電気的に書き込み/前去可能を不強 発性半導体記憶数量 E PROM に関し、特に、移 遊ゲートートンネル酸化胰酸トランジスタを含む メモリセルを備えた不加発性半導体配像機能に関 する。

#### (従来の技術)

従来、との数のB°PROMは、解2図(a)、(b)に **泳すような構造をしているが、特に、呼速がート** 1.1-創作ゲートで間の層間絶縁原は、浮速ゲー ト内に関せっている電子を保停する為に、極めて 良質の絶象膜を必要とする。従来は、その良質の 絶縁與を形成する為、高温(-1150℃)ドライ 彼化法化よって、浮遊グート11を構成する第1 のが型多額品シリコン層を無限化するでとにより 良質の酸化シリコン腱を得ていた。ところが、こ の高温熱処理法は、とれより先にP型シリコン共 収1上に形成したトンネル般化版100麻賃を悪 くし、特性を劣化させるという久点を有しており、 とれば代わる手段が考えられている。現在、との 方法の一つに、浮造ゲートー制御ゲート間の絶景 鷹として8;02-8; 1N4-8;01 (以下 ONO と記す) の三層必象族を採る手段が挙げられる。

ととろが、とれら従来使われている悪縁機では 浮遊ゲートー制御ゲート間容量を、下の差板一フ ローティングゲート限容量に比較してそう大きく

#### 特別昭63~252482(2)

できないので、トンネル酸化族にファクラー・ノルドハイム(Powler-Rordheim)型トンネリングを紹己すのに必要な電界強度(約10MV/公以上)を匀る為化、別御ゲートには土20V以上の一端電圧を取消する必要がある。

使って、E<sup>3</sup> PROM セル思辺迢路上において、 高耐圧構造トランジスタを取けたり文、寄生パス を避ける為のマスクレイアタト上の様々な工失を 必要とするのが現状である。

## (発明が解拠しよりとする同題点)

上述した従来使われている多結品シリコン層間 総縁原(然 S I O 3 中 O N O 構造)は、何れだせ上、 絶縁原因者の比勝電事が小さい為に、 B ® P B O M の書込み/情去を行なり際に要する制御ケートへ の印加電圧を 20 V 以上にしなければならず。そ の為、前記電圧が印加される箇所のトランジスタ を高計圧構造にしたり、 末子分離領域上の多約品 ジリコン又はアルミニウム配線による高板表面の 気転船による備れ(即はら寄生ペス)の発生を抑 まる為のレイアウトトの工央を要する欠点を持つ

第1のN<sup>+</sup> 拡散層3Cを一対の電板として、第1 のゲート絶縁器4b、<del>液化ペリコン器6.2m</del>、似化 タンタル版5、数化シリコン器6bの3層過線膜 を铸電体とするMOS容量業子が構かれているが、 とれば、昇圧図路に使用されるものである。

次に、との実施例の製造方法について担明する。 第3 関目~(個は本発明の一実施例の製造方法を 説明するための工程制に配載した半導体チョブの 鮮筋図である。

据3回(a)に示すように、P型シリコン基板1上に素子分離絶線度2によって区間された素子領域を形成し、E<sup>®</sup> PROMのソース及びドレインとなる 油所、及び容量等の素板側の電極となる、線1の N<sup>+</sup> 拡散層3a,3b,3c を形成する。その後、破化シリコンからなる第1のケート絶像値4を形成し、第1の N<sup>+</sup> 拡散層3a上の第1のゲート絶像値4を形成し、第1の N<sup>+</sup> 拡散層3a上の第1のゲート絶像である。 で、新たに、トンホル酸化度10を融酸化法により形成し、浮数ゲートとなる第1の N型多鉛品シリコン層17をE<sup>®</sup> PROM セル部にバターニング ている。

## (間距点を解決するための手段)

本発明の不採発性半導体記憶使量は、酸化タン タル膜を関節から酸化シリコン腺で挟んだ三階 酸肪を浮進ゲートと制御ゲート間のゲート危候解 として有する浮遊ゲートートンネル酸化原型トラ ンジスタを含むメモリモルを個えてなるものである。

#### (突始例)

次化、本発明の実施例について関節を参照して 世明十五。

第1回は本発明の一笑地構の主要制を示す中等 体ナップの新面図である。

との実施例は酸化タンタル膜 5 を両面から酸化 シリコン族 6 m 。 6 C で挟んだ三階船飲業を停壊 ゲート I 1 と制御ゲート 7 間のゲート起歌族とし て有する浮港ゲートートンネル酸化原型トランジ スタを含むメモリセルを備えてをあものである。 なか、浮港ケートートンネル酸化降型トランジ

メメの左側に第2のN型多結系シリコン以16%。

する。

次化、第8回例に示すよりに、タンメルをスパ ッタ法により全面に形成させ、パターニングする ことにより B<sup>1</sup> PROM のフローティングダート上 及び容量部上ドチンタルを表す。その後、~500 でのステーム雰囲気で敵化するととにより酸化タ ンメル展5 m , 5 b 化変え、~8 00℃の飲業系管 気中で熱処理を加えることによって前品化させ、 比餅電率 4g~220 の顔を得る。そして、 CVD 法により、その上に第2のN型多結品シリコン層 17を形成させる。次化ホトレジスト馬131,13 b.13cを設けたのち、第3箇個化示ナよう化ビ PBOMダート電信及びコンデンサー部の多数晶シ リコン/TazOs/多結品シリコン胎(コンデンサ 一部は多結晶シリコン層/散化メンタル膜層の二 層構造)をBIE ドライエッナングによりペター ニングする。との際、政化タンタル膜(Ta2O4)の エッチング化はCHF。ガスを用いると良い、その 後、周辺部トラングスタのゲート登板をAIE化 より形成する。

## 特開昭63~252482 (3)

そして、次に、ステーム雰囲気で8000の動像化により、制御グート、浮遊ゲート及び、周辺ゲート電磁、容量部の各々の多結晶ンリコン層の個壁に酸化シリコン原を形成させるが、との時、『ast Os/多紅品シリコンの界面にかいて非常に酸化レートの違いが「熱致化医 Sa。6 b。6 c が形成される。(第 5 図)。とれによって、 E PROM 割得遊ゲートー制御ゲート間には SiOs/TasOs/8iOsの三層構造が、コンデンサー部には SiOs/SiOsの三層構造が、コンデンサー部には SiOs/SiOsの三層構造が、コンデンサー部には SiOs/Si

その数、周辺トランジスクのソース及びドレインとなる第2の N<sup>+</sup> 拡散層12を形成し、第3図 (d)に示すように、原間絶縁級8を CV D 法により形成して、以下従来と同様にして、最終的に第1図(a),(b)に示す構造を得る。

以上の方法で出来上った  $E^3$  PROM の単位資表当りの容量を計算により見積ってみると、例えば、 $S_1O_2/T_{a2}O_5/S_1O_2$  三層の各族単水、12m/30 m/12m/20 る時、三層紀錄版を診覚体とする側離ゲートー浮遊ゲート間容量  $C_1$  は、第5回に示

構造のトランジスタを設けたり、将生パスに対す るレイフゥト上の制約は緩和されることが判る。

酸化タンタル (TagOg) 酸は比較電率 sr が高い 反面数割帯幅が 46 eVと小さく酸化シリコン酸化 比べ偏れ電洗が大きくなる欠点があるが、前述の よりな三角絶線膜とすることにより、との欠点を 克服することができる。そうしてとの酸化タンタ ル膜を測面から挟む酸化シリコン膜としては、製 流方法の散明のところで述べたステーム雰囲気中 で超きるシリコン/ TagOgの界面反応により形成 したものが特に好ましい。他の手段、例えば気相 成長法で形成したものに比べビンホール等の欠陥 が少ないからである。

また、 $E^2$  PROMの通常使用される電域はE0V であるが、 $E^3$  PROMの看込み/消去的に $\pm 2$ 0V 程度まで昇圧する必要があり、通常同一テップ上に昇圧用回路を設けてE0、その中で容量を使っている。この容量の連絡膜としても前途の始E10、E10、E2、E2、E3、E3、E4 の三層構造を使りことができる。

**才記号を用いて、** 

$$C_{1} = \frac{C_{1}C_{2}C_{3}}{C_{1}C_{3} + C_{3}C_{1} + C_{6}C_{1}} = \frac{C_{1}C_{3}C_{4} + C_{6}C_{1}}{C_{1}C_{3}C_{4} + C_{6}C_{1}}$$

$$= 4.80 \times 10^{48} \text{ (F/cz}^{2})$$

$$v_r = \frac{C_n}{C_n + C'} \cdot 20 = \frac{C_t}{C_t + C'} \cdot V_c$$

ことで、 QNO 構造の時の書名/前去写任 20  $\overline{V}$  としている。 との時、  $V_c$  は約17.7Vとなり 2.8  $\overline{V}$  復下げることができる。 との結果により高耐圧

係4間(a),(以は本英明の一変雑例の製造方法の 他の例を説明するための工程原に記載した半導体 チップの新面図である。

これは、先に説明した製造方法と同様に、 $T_{as}$   $O_s$  を  $E^s$  PROM及び容量部上にベターニングする。 その後、  $E^s$  PROMの創物ゲート及び競迫トラン ジスタのゲート電極として全属又は金属シリサイ ドを使う。本例では  $M_a$  (モリブデン)を使用し た場合を示す。

第3回(山の工程後、第4回回に示すように配化 タンタル頭 5を形成したのちスペッタ法により厚 さ 10mmのシリコン及 15 (多結晶でも非晶質で もよい)、Mの 展 14を成長し、次いで第4回(山 に示すように、E<sup>3</sup> PROM 係のゲート電視、容益 都及び則辺トタンジスタのゲート電視を形成ペペ スターニンタをして、先述の製造方法の例と同様 の条件でスケーム血化することにより、存益が ・(多結晶シリコン) / Ta<sub>2</sub>O<sub>2</sub>の非別に S<sub>1</sub> 無似 化質 6 人 形成されるが、本例では、似神ゲート . (Mo)の下に形成した複雑のシリコンは15を、

#### 特開昭63-252482(4)

との故化により金て 8 1 熱酸化酸に変えることに よって 8 1 熱酸化膜/酸化タンタル膜/ 8 1 熱酸 化酸の三層構造を形成する。以下、免をの例と同 じく従来の方法により第1 図と同様の構造を得る。 (発明の効果)

以上説明したように本処別は、移差ゲート一個 例ゲート間層関連課品として象化ション語/酸 化タンタル酸 (TazOa)/ 施化ショコン関の構造を とることにより、審込/前去電底を下げることが でき、周辺国路トランツスタの一部を高計圧構造 にする必要がなく、また、容生ベスを進ける為の レイアウト上の細工を必要としなくなる効果がある。また、昇圧回路内の容量業子の最級属として 短化タンタル 個/ (関化ション) 機の三層結構展を 使うことも可能で、単位面積当りの容量が使染に 比べて大きくなる為、容量素子の占有面積を低級できる効果もある。


### 4 図面の簡単な説明

第1回は本発明の一突施例の主要部を示す単導

代理人 弁理士 内 原 音


体チップの所面的、据2回(a)は従来例の一実施例の主要都を示す半導体チップの平面間、第2回(b) は第1回(a)のA-A/根所回回、第3回(a)~(a)(本 另可の一契施例の製造方法例を説明するための工 程配に配置した平導体チップの所面図、第4回(a) 一(b)は本発明の一実施例の製造方法の他の例を設 明するための工程取に配置した平導体チップの所 面図、第5回位本発明の一実施例にかける浮造が ートートンネル硬化膜型トランジスタの等価値略 回である。


1 ~ P型シリコン基板、2 …来子分類経経膜、3 … 部1の N<sup>+</sup> 拡散層、4,4 a,4 b … 第1の アート総保膜、5,8 a,5 b … 散化タンタル裏、6 a~6 d… 酸化シリコン腐、7 … 側御グート、8 … 層間発験膜、9 … A 6 電板、10 … トンネル酸化膜、11 … 浮遊ゲート、12 … 第2の N<sup>+</sup> 拡散層、13 a,18 b,18 c… ホトレジスト展、14 … Mo 膜、15 … Mo膜、16 a,16 b … 第2の N型多結 島シリコン膜、17 … 第1の N 型多結島シリコン 層、C, … 変化シリコン属 6c 化上る容量、C2



**-428**-

## 特例昭63-252482 (5)





# 特閒昭63-252482 (6)

